FormFactor: Wie KI und HBM den Halbleitertest neu definieren

Beim Test geht es nicht mehr nur darum, Fehler zu finden

Jahrzehntelang wurde das Testen von Halbleitern oft als Schritt der Qualitätskontrolle betrachtet, als notwendiger Prozess zur Identifizierung fehlerhafter Bauteile, bevor diese die Kunden erreichten. Heute ist das Testen weit mehr als eine abschließende Qualitätsprüfung.

Da Bauteile immer komplexer und in der Herstellung teurer werden, sind die durch das Testen gewonnenen Erkenntnisse mittlerweile genauso wertvoll wie der Herstellungsprozess selbst. Die während des Wafer-Tests gesammelten Daten helfen Herstellern, schon lange bevor die Bauteile auf den Markt kommen, fundiertere Entscheidungen über Ausbeute, Leistung und Produktionskosten zu treffen.

Auf Wafer-Ebene werden einzelne Chips vor der Verpackung elektrisch getestet, um Fehler zu identifizieren und die Funktionalität zu überprüfen. Das frühzeitige Erkennen von Problemen hilft Herstellern, die Ausbeute zu verbessern und gleichzeitig die erheblichen Kosten zu vermeiden, die mit Verpackung und Montage verbunden sind.

Bei hochmodernen Bauteilen geht es beim Testen nicht mehr nur darum, festzustellen, ob ein Chip den Test besteht oder nicht. Es ist zu einem entscheidenden Werkzeug geworden, um das Verhalten der Bauteile zu verstehen, Fertigungsprozesse zu optimieren und langfristige Zuverlässigkeit zu gewährleisten.

Warum HBM die Messlatte höher legt

Kaum eine Technologie veranschaulicht diesen Wandel besser als High Bandwidth Memory.

HBM ist für KI-Beschleuniger und HPC-Systeme unverzichtbar geworden, da es eine deutlich höhere Speicherbandbreite bei gleichzeitig geringerem Stromverbrauch bietet. Um diese Leistung zu erreichen, müssen mehrere Speicherchips vertikal gestapelt und durch fortschrittliche Verpackungstechnologien miteinander verbunden werden.

Die Herausforderung besteht darin, dass beim Stapeln mehrerer Chips bereits ein einziger Defekt kostspielige Folgen haben kann. Wenn ein Chip innerhalb eines HBM-Stapels ausfällt, kann das gesamte Gehäuse beeinträchtigt werden. Da Speicherstapel immer komplexer werden, stehen Hersteller unter zunehmendem Druck, sicherzustellen, dass jede Komponente, die in die Montage gelangt, voll funktionsfähig ist.

Hier werden Known-Good-Die-Strategien (KGD) und Tests auf Wafer-Ebene unverzichtbar.

Durch die Validierung der Chips vor der Verpackung können Hersteller:

• die Gesamtausbeute verbessern
• die Montagekosten senken
• kostspielige Ausfälle in nachgelagerten Prozessen minimieren
• das Vertrauen in die Leistung des Endsystems stärken

Die Verifizierung dieser Bausteine erfordert zudem ein neues Maß an Präzision, da Ingenieure mit höheren Geschwindigkeiten, engeren Toleranzen und immer anspruchsvolleren Leistungszielen arbeiten.

Das Ergebnis ist ein wachsender Bedarf an fortschrittlichen Test- und Messfunktionen, die mit den Anforderungen des KI-gesteuerten Computing Schritt halten können.

Fortschrittliche Verpackungstechniken stellen neue Testherausforderungen dar

Fortschrittliche Verpackungstechniken und Chiplet-basierte Designs lösen wichtige Leistungsherausforderungen, machen das Testen jedoch auch deutlich komplizierter.

Anstatt alles auf einem einzigen monolithischen Chip zu integrieren, kombinieren moderne Systeme zunehmend mehrere spezialisierte Chips in einem einzigen Gehäuse. Dieser Ansatz bietet Flexibilität und Leistungsvorteile, bringt jedoch neue Herausforderungen für die Validierung und Charakterisierung mit sich.

Ingenieure müssen nun nicht nur verstehen, wie jeder Chip einzeln funktioniert, sondern auch, wie sie zusammenarbeiten, sobald sie in einem einzigen Gehäuse integriert sind.

Das bedeutet, dass Teststrategien folgende Aspekte berücksichtigen müssen:

• Mehr Schnittstellen und Verbindungen
• Die Kommunikation und Leistung zwischen den Chips
• Interaktionen auf Paketebene
• Zuverlässigkeit auf Systemebene

Da immer mehr Funktionen auf Paketebene integriert werden, werden die Tests tiefgreifender, umfassender und datenintensiver.

Laut Slessor verändert dieser Trend grundlegend, wie die Branche über das Testen denkt. Anstatt eines einzelnen Fertigungsschritts wird das Testen zu einer kontinuierlichen Quelle für Erkenntnisse während des gesamten Lebenszyklus von Halbleitern.

Der Aufstieg der Photonik und elektrooptischer Tests

Ein weiteres wichtiges Thema, das im Podcast diskutiert wurde, war die zunehmende Verbreitung von Siliziumphotonik und Co-Packaged Optics.

Mit der Skalierung der KI-Infrastruktur stoßen traditionelle elektrische Verbindungen zunehmend an ihre Grenzen hinsichtlich Bandbreite und Stromversorgung. Optische Technologien bieten einen Weg in die Zukunft, indem sie eine schnellere und effizientere Datenübertragung zwischen Prozessoren, Speicher und Netzwerkgeräten ermöglichen.

Die Einführung von Optik in Halbleitersysteme schafft jedoch völlig neue Testanforderungen. 

Im Gegensatz zu herkömmlichen Halbleiterbauelementen muss bei photonischen Systemen sowohl die elektrische als auch die optische Leistung gleichzeitig validiert werden. Dies bringt Herausforderungen mit sich wie:

• Präzise optische Ausrichtung
• Signalkopplung und Kalibrierung
• Elektrooptische Charakterisierung
• Zusätzliche Validierung auf Wafer-, Die- und Systemebene

Da die Photonik den Sprung von der Forschung in die Produktion schafft, benötigen Hersteller Testlösungen, die optische und elektrische Messungen in einem einheitlichen Workflow kombinieren können.

Die Zusammenführung von optischen und elektrischen Tests stellt eine wesentliche Veränderung in der Art und Weise dar, wie Halbleiterbauelemente charakterisiert und validiert werden.

Testen wird zum Wettbewerbsvorteil

Was KI, HBM, fortschrittliche Verpackungstechniken und Photonik verbindet, ist die wachsende Komplexität der hergestellten Bauelemente. Jede neue Technologie bringt erhebliche Leistungssteigerungen mit sich, stellt aber auch neue Herausforderungen bei der Fertigung und Validierung dar. Infolgedessen ist das Testen nicht mehr nur ein Kontrollpunkt am Ende der Produktion.

Unternehmen, die effektiver testen können, verschaffen sich einen bedeutenden Vorteil sowohl bei der Fertigungseffizienz als auch bei der Produktleistung.

Die Fähigkeit, Probleme früher zu erkennen, die Ausbeute zu optimieren, Kosten zu senken und die Produktqualifizierung zu beschleunigen, gewinnt zunehmend an Bedeutung, da sich die Innovation im Halbleiterbereich weiter beschleunigt.

Für viele Unternehmen sind fortschrittliche Testfähigkeiten mittlerweile direkt mit dem Geschäftserfolg verbunden.

Blick in die Zukunft

Die Zukunft der Halbleiterinnovation wird von weit mehr als nur der Verkleinerung von Transistoren abhängen. KI-gesteuertes Computing, HBM, fortschrittliche Verpackungstechniken, Chiplets und Siliziumphotonik schaffen völlig neue Systemarchitekturen und stellen die Testtechnik vor völlig neue Herausforderungen.

Wie Mike Slessor im „Semiconductor Leadership Podcast“ erläutert, wird die Fähigkeit der Branche, diese wachsende Komplexität zu bewältigen, eine entscheidende Rolle für den zukünftigen Erfolg spielen.

Unternehmen, die heute in fortschrittliche Testkapazitäten investieren, werden besser gerüstet sein, um die Leistung und Zuverlässigkeit zu liefern, die KI-, HPC- und Netzwerksysteme der nächsten Generation erfordern.

Da sich diese Technologien weiterentwickeln, wird der Halbleitertest eine immer wichtigere Rolle dabei spielen, die Durchbrüche zu ermöglichen, die die nächste Ära der Datenverarbeitung prägen werden.

– – – – –

Weiterführende Links

👉 www.formfactor.com   

Foto: unsplash