Fraunhofer ENAS: Dünne Chips und robuste Substrate – Schlüsseltechnologien für eine kosteneffiziente Siliziumkarbid-Leistungselektronik

Die Halbleitertechnologie auf der Schwelle zur Post-Silizium-Ära

Leistungselektronik auf Basis des Wide-Bandgap-Halbleiters Siliziumkarbid (SiC) ist ein wesentlicher Türöffner für energieeffiziente, nachhaltige und hoch performante Anwendungen in der Elektromobilität – vom Automobil über Nutzfahrzeuge bis hin zu Bahn, Schiff und Flugzeug, bei Erzeugung, Transport und Speicherung erneuerbarer Energien, sowie für IT- und industrielle Infrastrukturen. Sie ist damit ein wichtiger Baustein und wettbewerbsrelevanter Faktor für die aktuellen globalen Transformationsprozesse in den Bereichen Mobilität, Energie und Digitalisierung. Dem Markt für SiC-Leistungsbauelemente werden jährliche Wachstumsraten von über 30 Prozent attestiert. Gegenüber der herkömmlichen Siliziumtechnologie lässt sich durch den Einsatz von SiC-Leistungselektronik in einem typischen Antriebsumrichter über eine Größenordnung mehr an Energie einsparen als für die Herstellung der SiC-Leistungselektronik selbst benötigt wird.

Während die technologischen Vorteile von SiC aufgrund seiner physikalischen Eigenschaften auf der Hand liegen, sind die höheren Kosten im Vergleich zum etablierten Silizium weiterhin ein Hemmnis für eine noch schnellere Marktdurchdringung. Die Chip-Kosten sind um mehr als den Faktor 3 größer als bei Silizium. Hierbei stellt der SiC-Ausgangswafer den größten Kostentreiber dar. Im Fall eines auf SiC basierenden Metall-Oxid-Halbleiter-Feldeffekttransistors (MOSFET) beträgt dieser mehr als 40 Prozent der Herstellungskosten. Hinzu kommt, dass aufgrund der ungünstigen mechanischen Materialeigenschaften und großen Dicke des einkristallinen SiC-Wafers daraus verarbeitete Elektroniken nur ca. 30 Prozent der thermomechanischen Lebensdauer im Vergleich zu Silizium erreichen. Dieser Nachteil führt zu einer um ca. 25 Prozent vergrößerten Chipfläche und etwa bei einem Umrichter zu rund 25 Prozent höheren Kosten in der Anwendung.

Kostengünstige SiC-Substrate ohne Sägen und Schleifen

Im dreijährigen Projekt ThinSiCPower (2024-2027), gefördert aus dem Fraunhofer internen „PREPARE“-Programm, entwickeln Forschende einen alternativen Weg zur Herstellung von kostengünstigen SiC-Substraten und deutlich dünneren SiC-Chips mit ressourcenschonenderen Prozessierungstechnologien. Dabei werden die teuren und qualitativ hochwertigen SiC-Wafer nicht wie üblich mit Materialverlust erst gesägt und später in der Bauelementprozessierung wieder dünngeschliffen, sondern der SiC-Kristall wird über ein spezielles Laserverfahren ohne große Materialeinbußen direkt in dünnere Wafer separiert, die auf ein preiswertes Trägersubstrat auf Basis von polykristallinem SiC gebondet werden. Damit lassen sich deutlich mehr Wafer aus einem Kristall fertigen. Weiterhin bietet das sogenannte Poly-SiC im Vergleich zum einkristallinen Substratisotrop deutlich vorteilhaftere mechanische Materialeigenschaften, was der thermomechanischen Lastwechselfestigkeit positiv entgegenkommt. Der in Summe deutlich dünnere Aufbau sorgt zudem für eine bessere Wärmeabfuhr.

Mit ThinSiCPower zur vollständigen SiC-Prozesslinie, made in Germany

Die Institute Fraunhofer ISE, ENAS und IWM sowie das Fraunhofer IISB als Projektkoordinator bündeln in ThinSiCPower ihre jeweiligen Kompetenzen. Für die Herstellung der Poly-SiC-Trägersubstrate wird eine vom Fraunhofer IISB entwickelte SiC-Beschichtungstechnologie adaptiert, die gegenüber der bislang üblichen Herstellungsvariante per chemischer Gasphasenabscheidung kosten- und ressourcenschonender ist. Das verlustarme Vereinzeln der dünnen SiC-Wafer erfolgt mittels eines Lasers zur definierten mechanischen Vorschädigung (Fraunhofer ISE) und anschließender Vereinzelung unter gut definierten mechanischen Bedingungen zur kontrollierten Rissausbreitung (Fraunhofer IWM). Die Entwicklung des Waferbond-Prozesses für das Poly-SiC-Substrat mit dem gesplitteten SiC einschließlich der notwendigen Oberflächenpräparation vor und nach dem Bond-Prozess erfolgt am Fraunhofer ENAS, während die anschließende Bauelementprozessierung sowie Qualifizierung wieder am Fraunhofer IISB stattfindet. Für eine möglichst hohe Marktakzeptanz dieser neuartigen Klasse von kostengünstigen SiC-Substraten werden von den Partnern zudem angepasste elektrische Testmethoden auf Dünnwaferlevel sowie „Physics-of-failure“-Simulationsmodelle erarbeitet. Damit soll eine breite Anwendbarkeit in den relevanten Branchen erzielt werden können.

Über die Technologieentwicklung zur Herstellung von kostengünstigen dünnen SiC-Wafern und Poly-SiCTrägersubstraten wird eine Reduktion der SiC-Bauteilkosten um 25 Prozent angestrebt. Außerdem soll eine Verringerung der SiC-Auslegungskosten um weitere 25 Prozent durch Steigerung der Lastwechselfestigkeit um 300 Prozent erfolgen. Zielmärkte sind Halbleiter- und Leistungsmodulhersteller sowie deren Prozess- und Anlagenlieferanten bis hin zum Testequipmentzulieferer. Die beteiligten Partnerinstitute bündeln mit dem Vorhaben zudem ihre Kompetenzen zum Aufbau einer kompletten, hochinnovativen und zukunftsfähigen SiC-Prozessierungslinie innerhalb der Forschungsfabrik Mikroelektronik Deutschland (FMD). Beratende Unterstützung erhält das Konsortium hierbei direkt von Partnern aus der Industrie.

Das Projekt ThinSiCPower beschleunigt durch die angestrebte Kostenreduktion und konzeptionellen Vorteile nicht nur die Marktdurchdringung von Siliziumkarbid, sondern dient auch der Sicherung einer innovativen, resilienten und industrierelevanten SiC-Technologiewertschöpfungskette in Deutschland und Europa.

– – – – –

Weiterführende Links

👉 www.enas.fraunhofer.de 

Foto: Daniel Karmann / Fraunhofer IISB