High Bandwidth Memory (HBM) ist zu einem entscheidenden Bestandteil dieser Gleichung geworden. Bei der HBM-Roadmap geht es jedoch nicht mehr nur darum, mehr Bandbreite hinzuzufügen. Neue Architekturen bringen Speicher und Logik durch fortschrittliche Logik-Basis-Dies, kundenspezifische PHYs, für bestimmte Workloads optimierte Speichercontroller und zunehmend anwendungsspezifische Funktionen näher zusammen.
Für Halbleitertestingenieure bringen diese Veränderungen eine Reihe neuer Herausforderungen mit sich. Höhere I/O-Dichte, höhere Stapel, schnellere Schnittstellen, höhere Leistungsanforderungen und komplexere Logik müssen alle zuverlässig auf Wafer-Ebene und unter immer anspruchsvolleren Bedingungen getestet werden.
Im bevorstehenden Webinar von FormFactor, „Enabling GenAI Through Advanced MEMS Probe Card: Scaling HBM and Custom HBM Test for High-Temperature, Fine-Pitch, and μBump-Array Pad Applications“, werden unsere Experten untersuchen, was diese Veränderungen für den HBM-Test und die dafür erforderlichen Probekartentechnologien bedeuten, um mit diesen Entwicklungen Schritt zu halten.
HBM skaliert schneller denn je
HBM hat bereits dazu beigetragen, eine der grundlegenden Herausforderungen im Bereich des KI-Computings zu bewältigen: die Versorgung immer leistungsstärkerer Prozessoren mit Daten. Doch HBM entwickelt sich rasch zu mehr als nur einem Mittel, um Daten an immer leistungsstärkere Prozessoren zu liefern.
Branchen-Roadmaps deuten auf eine kontinuierliche Weiterentwicklung von HBM3E hin zu HBM5 hin, begleitet von erheblichen Steigerungen bei der Stapelhöhe, der I/O-Dichte, der Bandbreite und der Logikintegration. Es wird erwartet, dass die Anzahl der I/Os von etwa 1.024 auf 4.096 ansteigen wird, während zukünftige Bausteine auf 16-Hi- und möglicherweise 20-Hi-Stapel übergehen.
Gleichzeitig verändert sich die Architektur selbst. Frühere HBM-Implementierungen verwendeten Basis-Chips, die in einem DRAM-Prozess hergestellt wurden, sowie Standard-DDR-PHYs. Bei neuen HBM- und Custom-HBM-Designs kommen maßgeschneiderte PHYs, für bestimmte Arbeitslasten optimierte Controller und fortschrittlichere Logik innerhalb des Basis-Chips zum Einsatz. Das gibt Halbleiterunternehmen mehr Freiheit bei der Optimierung von Speicherarchitekturen für spezifische Arbeitslasten, einschließlich KI-Training und -Inferenz.
Speicher, Logik und Rechenleistung werden immer enger integriert, was Entwicklern mehr Möglichkeiten bietet, HBM für spezifische KI-Workloads zu optimieren. Dies kann erhebliche Vorteile auf Systemebene mit sich bringen, verändert aber auch die Anforderungen an den Testprozess.
Warum HBM-Tests immer anspruchsvoller werden
Da HBM-Stacks immer höher, heißer, schneller und dichter vernetzt werden, ist das Hinzufügen weiterer Sonden nur ein Teil der Herausforderung beim Testen.
Das thermische Verhalten ist ein Beispiel dafür. Wenn dem Stapel weitere Chips hinzugefügt werden, kann der Wärmewiderstand steigen, was zu höheren Betriebstemperaturen bei den Kern- und Basis-Chips führt. Die Testhardware muss auch dann noch einen zuverlässigen elektrischen Kontakt gewährleisten, wenn das Bauteil und die Testumgebung erheblichen thermischen Veränderungen ausgesetzt sind.
Für die Prüfkarte bedeutet dies, die Ebenheit, einen stabilen Kontaktwiderstand und eine gleichbleibende Wischleistung über den gesamten Testbereich hinweg aufrechtzuerhalten. Diese Anforderungen werden schwieriger, wenn die Temperaturen steigen und sich verschiedene Materialien unterschiedlich stark ausdehnen.
Höhere Schnittstellengeschwindigkeiten erschweren das Testproblem noch weiter. Es werden maßgeschneiderte PHY-Architekturen entwickelt, um die Leistung zu steigern und gleichzeitig die Chipfläche effizienter zu nutzen. Mit steigenden Schnittstellengeschwindigkeiten müssen Prüfkarten die Hochfrequenzleistung unterstützen, die zur Validierung immer fortschrittlicherer HBM- und Custom-HBM-Schnittstellen erforderlich ist. Die Hochfrequenz-Signalintegrität wird zu einer immer wichtigeren Anforderung, da die Schnittstellengeschwindigkeiten weiter zunehmen.
Auch die physikalische Komplexität nimmt zu. Mehr Logik im Basis-Chip, immer ausgefeiltere Controller, feinere Abstände und dichte μBump-Array-Pad-Strukturen können die Anzahl der während des Tests erforderlichen elektrischen Verbindungen drastisch erhöhen.
Zu den Anforderungen an HBM-Probekarten der nächsten Generation können gehören:
- Hochgeschwindigkeitstests bei Frequenzen über 5 GHz
- Chuck-Temperaturen über 125 °C
- Steigende Anforderungen an die Strombelastbarkeit
- Zuverlässiger Kontakt über dichte Pad-Arrays mit feinem Abstand
- Mehr als 80.000 Sonden pro Prüfobjekt (DUT)
Die eigentliche Herausforderung besteht darin, all diese Anforderungen gleichzeitig zu erfüllen, ohne dabei Abstriche bei der Messgenauigkeit oder Wiederholbarkeit zu machen.
Die Prüfkarte muss sich gemeinsam mit HBM weiterentwickeln
Bei fortschrittlichem HBM reicht es nicht mehr aus, lediglich einen zuverlässigen elektrischen Kontakt herzustellen. Die Prüfkarte muss über einen großen und dicht bestückten Testbereich hinweg ein gleichbleibendes mechanisches Verhalten aufweisen und gleichzeitig thermische Ausdehnung ausgleichen. Sie muss bei steigenden Frequenzen und Stromanforderungen eine stabile elektrische Leistung gewährleisten. Außerdem muss sie wiederholt Kontakt zu immer komplexeren Pad-Strukturen herstellen und dabei die Kontaktgleichmäßigkeit, einen stabilen Kontaktwiderstand sowie eine präzise Ausrichtung über dichte Testbereiche hinweg gewährleisten.
Damit steht die Leistung der Prüfkarte im Mittelpunkt der HBM-Teststrategie.
Fortschrittliche MEMS-Architekturen bieten für diese Anwendungen mehrere Vorteile, da sie eine hohe Probendichte mit streng kontrollierten mechanischen und elektrischen Eigenschaften kombinieren können. FormFactor-Technologien wie SmartMatrix™ und vertikale MEMS-Probekarten sind darauf ausgelegt, die thermischen, elektrischen, mechanischen und dichtebezogenen Anforderungen zu erfüllen, die mit dem Testen von fortschrittlichem HBM und kundenspezifischem HBM verbunden sind.
Der Bedarf an dieser Flexibilität wächst, je mehr Logik in HBM-Architekturen integriert wird. Die Testanforderungen beginnen, die traditionellen Grenzen zwischen Speicher- und Logiktests zu überschreiten, was Probekartentechnologien erfordert, die ein breiteres Spektrum an Gerätearchitekturen und Betriebsbedingungen unterstützen können.
Bevorstehendes Webinar: GenAI durch fortschrittliche MEMS-Probekartentechnologie ermöglichen
Das bevorstehende Webinar von FormFactor mit dem Titel GenAI durch fortschrittliche MEMS-Probekartentechnologie ermöglichen: Skalierung von HBM- und Custom-HBM-Tests für Hochtemperatur-, Fine-Pitch- und μBump-Array-Pad-Anwendungen befasst sich eingehend mit diesen Herausforderungen und den Technologien, die zu deren Bewältigung entwickelt werden.
Die Teilnehmer erfahren mehr über:
- Rechen- und Speichertrends, die HBM und Custom HBM der nächsten Generation vorantreiben
- Wie sich zunehmende Stapelhöhen auf das thermische Verhalten und die Testanforderungen auswirken
- Hochgeschwindigkeits-HBM-Tests bei Frequenzen über 5 GHz
- Tests bei Chuck-Temperaturen über 125 °C
- Management von Signalintegrität, Kontaktwiderstandsstabilität, Planarität der Sonden und thermischer Ausdehnung
- Herstellung zuverlässiger Kontakte über dichte μBump-Array-Pad-Strukturen hinweg
- Sondenarchitekturen, die mehr als 80.000 Sonden pro Prüfobjekt (DUT) unterstützen
- Wie fortschrittliche MEMS-Sondenkarten-Technologie neue HBM-Testanforderungen erfüllen kann
Dieses Webinar ist der erste Teil einer neuen Reihe, die untersucht, wie Halbleitertesttechnologien dazu beitragen, die Silizium-Innovationen hinter dem GenAI-Zeitalter zu ermöglichen.
– – – – –
Weiterführende Links
👉 www.formfactor.com
Grafik: FormFactor
