#71: 288 Millionen Euro für Zeiss und Zadient; ITF World, imec Industry Roadmap & Czech Semicon Days; ZVEI-Studie

Die wichtigsten News, Trends und Entwicklungen der nationalen und internationalen Halbleiterindustrie – kompakt, prägnant und verständlich aufbereitet. Das ist „What’s Chippening“, der News-Podcast aus dem Herzen der europäischen Mikroelektronik, dem Silicon Saxony.

In der Folge vom 22. Mai 2026 (aufgezeichnet am 21. Mai 2026, 17:10 Uhr) geht es um diese Themen:

Neue EU Chips Act Projekte in Deutschland: 288 Millionen Euro für Zeiss und Zadient

Die EU-Kommission hat am 20. Mai 2026 deutsche Beihilfen in Höhe von insgesamt 288 Millionen Euro für zwei first-of-a-kind-Anlagen in der Halbleiter-Wertschöpfungskette genehmigt. 222 Millionen Euro gehen an Carl Zeiss in Oberkochen für das Projekt HNA@SCALE, 66 Millionen Euro an Zadient Materials Europe in Bitterfeld für das Projekt Sic-Pro.

Bei Zeiss geht es um den Aufbau industrieller Kapazitäten für die nächste Generation von EUV-Optiken für ASML-Systeme. Zadient plant eine Fabrik für ultrareines Siliziumkarbid mit geschlossenem Prozessgas-Kreislauf. Beide Projekte sollen zentrale Engpässe in der europäischen Lieferkette adressieren.

Mit den Entscheidungen steigen die genehmigten Beihilfen unter dem EU Chips Act laut Manuskript auf rund 13,9 Milliarden Euro. Auffällig ist, dass nicht nur große Fab-Projekte, sondern zunehmend auch strategische Zulieferer entlang der Wertschöpfungskette berücksichtigt werden.

👉 EU-Kommission: State aid approval for Zeiss and Zadient

👉 LinkedIn: Dive into an EUV system optical column

👉 heise: High-NA-EUV für Chips der Zukunft

ITF World und die Vorstellung der imec Industry Roadmap und Czech Semicon Days

Die europäische Halbleiter-Community blickte in dieser Woche nach Antwerpen und Prag. Auf der ITF World stellte imec eine aktualisierte Logic-Roadmap bis 2041 vor. Sie reicht von heutigen N2-Technologien bis hin zum 2-Ångström-Knoten und beschreibt zentrale Entwicklungslinien bei Transistorarchitekturen, Lithografie, Backside Power Delivery und CMOS 2.0.

Ein Schwerpunkt lag zudem auf High-NA-EUV-Lithografie. Außerdem präsentierte imec den weltweit ersten Quantenpunkt-Quantenprozessor, der mit High-NA-EUV gefertigt wurde. Damit wird die Technologie nicht nur für klassische Logik und Speicher, sondern auch für Quantenhardware relevant.

Parallel fanden in Prag die Czech Semicon Days statt. Im Mittelpunkt standen die wachsende Rolle Tschechiens im europäischen Halbleiterökosystem, neue Memoranda of Understanding mit High Tech NL Semiconductors sowie CzechInvest und dem Czech Semiconductor Centre sowie die grenzüberschreitende Nutzung von Forschungsinfrastrukturen, unter anderem in Dresden. Frank war in Prag dabei und teilt im Podcast seine Erfahrungen und seine persönliche Bewertung des Events.

👉 Elektroniknet: Quantenpunkt-QPUs brauchen EUV-Lithografie

👉 Always Be Curious: Decoding imec’s new industry roadmap

👉 Czech Semicon Days

👉 imec: imec.ventures expands global footprint with dedicated US presence

Neue ZVEI-Studie sieht in Europa verdoppelten Halbleiterbedarf bis 2040

Auf dem ZVEI eSummit 2026 wurde die Studie „Europe’s Semicon Business Case – A Demand-Driven Perspective for a Competitive and Resilient Microelectronics Ecosystem“ vorgestellt. Auftraggeber waren der ZVEI, FME sowie deutsche und niederländische Wirtschaftsministerien. Die Studie betrachtet die Bedarfsseite der europäischen Mikroelektronik und leitet daraus Investitions- und Handlungsempfehlungen ab.

Laut Studie liegt die europäische Konsumnachfrage heute bei rund 1,8 Millionen Waferstarts pro Monat. Bis 2040 soll sie sich im Base Case verdoppeln, während die Industrienachfrage um den Faktor 2,4 wachsen soll. Gleichzeitig benennt die Studie klare Standortnachteile Europas, darunter höhere Energie-, Lohn- und Baukosten.

Zu den empfohlenen Maßnahmen zählen schnellere Förderprozesse, günstigere Energiebedingungen, ein harmonisierter steuerlicher Rahmen, ein Fast-Track-Talentvisum sowie sogenannte microelectronics-ready zones. Dresden wird in der Studie mehrfach als strategisch wichtiger europäischer Halbleiterstandort genannt.

In der Folge bewertet Frank Ergebnisse und Handlungsempfehlungen der Studie.

👉 ZVEI eSummit 2026

👉 ZVEI: Europe’s Semiconductor Business Case

_ _ _ _ _
Kurz-News

Hightech Agenda – Bundesministerin Bär stellt die Technologie-Roadmaps vor

Am 21. Mai 2026 wurden die Technologie-Roadmaps der Hightech Agenda Deutschland vorgestellt. Für die Mikroelektronik formuliert die Roadmap Ziele in den Bereichen Chipdesign, Transfer, Marktanteile und Resilienz.

Im Podcast beurteilen Frank und Julia die Roadmap u.a. auch in Bezug auf die ZVEI-Studie.

👉 Hightech Agenda Deutschland: Roadmap Mikroelektronik

👉 Beteiligung am weiteren Roadmapingprozess

Moore4Power – EU-Flaggschiff für Leistungselektronik unter Infineon-Führung gestartet

Am 20. Mai 2026 startete Moore4Power, ein europäisches Förderprojekt im Chips Joint Undertaking unter Führung von Infineon Technologies. Das Projekt umfasst 62 Partner aus 15 europäischen Ländern, hat ein Gesamtvolumen von 91 Millionen Euro und läuft über drei Jahre.

Im Mittelpunkt steht ein systemischer Ansatz für Leistungselektronik. Silizium, Siliziumkarbid und Galliumnitrid sollen mit Sensorik, Steuerung und Kommunikation in integrierten Modulen zusammengeführt werden. Anwendungen liegen unter anderem in E-Mobilität, Bahnverkehr und Windkraft. Was dieses Projekt besonders macht, besprechen Frank und Julia im Podcast.

👉 Silicon Saxony: Moore4Power gestartet

Tata Electronics baut 300mm-Fab in Indien und kooperiert mit ASML

Tata Electronics baut in Dholera im indischen Bundesstaat Gujarat eine 300-mm-Foundry und ein OSAT-Packaging-Werk. Es handelt es sich um die erste 300-mm-Fab in Indien überhaupt. Das Investitionsvolumen liegt bei rund 14 Milliarden US-Dollar, die geplante Kapazität bei bis zu 50.000 Wafern pro Monat.

Die geplanten Technologien liegen im Bereich von 28 bis 110 Nanometern und adressieren unter anderem Automotive-, Industrie- und Elektrifizierungsanwendungen. ASML soll das Lithografie-Portfolio liefern, weitere Partner sind unter anderem Tokyo Electron, Intel, PSMC, Rohm und Qualcomm.

👉 GuruFocus: ASML progresses with new High-NA EUV technology

👉 heise: Tata Electronics baut große Chip-Fab und Packaging-Werk

👉 Silicon Saxony: Tata Electronics und ASML geben strategische Partnerschaft bekannt

_ _ _ _ _
Und sonst so?

Semiconductor Talent Incubation Program geht in die nächste Runde

Das Semiconductor Talent Incubation Program, kurz STIPT, wird fortgesetzt. Für den Zeitraum von Februar bis August 2027 stehen 100 Plätze zur Verfügung. Das Programm kombiniert ein Semester an einer taiwanesischen Universität mit einem Praktikum bei TSMC.

Initiatoren sind das BMFTR, das sächsische Wissenschaftsministerium SMWK, die TU Dresden und TSMC. Bund und Freistaat stellen laut Manuskript rund 900.000 Euro pro Jahr bereit. Nach dem erfolgreichen Start in Sachsen wird das Programm bundesweit ausgerollt.

👉 Standort Sachsen: STIPT geht in die nächste Runde

Cerebras IPO

Der KI-Chipentwickler Cerebras Systems hat mit seinem Börsengang die hohe Markterwartung an KI-Infrastruktur sichtbar gemacht. Das Unternehmen entwickelt Spezialchips für KI-Anwendungen und setzt dabei auf wafergroße Prozessoren statt auf klassische GPU-Architekturen.

Cerebras wurde nach dem IPO zeitweise mit fast 100 Milliarden US-Dollar bewertet und das bei rund 500 Millionen US-Dollar Jahresumsatz.

👉 Cerebras: Pricing of initial public offering

_ _ _ _ _
Podcast hören

👉 Online hören (Podigee, keine Anmeldung erforderlich)

👉 bei Spotify hören

👉 bei Deezer hören

👉 bei Apple Podcast hören

_ _ _ _ _
Euer Feedback ist gefragt

🎧 Fragen, Hinweise oder Feedback zur Folge? Schreibt gern an redaktion@silicon-saxony.de.

_ _ _ _ _
Immer bestens informiert

 👉Bleibt up to date und abonniert unseren Newsletter