Fraunhofer IIS: Die Elektronik-Zuverlässigkeit fest im Blick

Durch das Reduzieren von Fehlerraten die Lebensdauer elektronischer Komponenten deutlich erhöhen: Dieses Ziel verfolgt die europäische Forschungsinitiative Intelligent Reliability 4.0 (iRel40). Die beteiligten Partner aus dreizehn Ländern wollen dafür die Zuverlässigkeit entlang der gesamten Wertschöpfungskette optimieren – vom Wafer über den Chip und sein Package bis hin zum kompletten System. Das Fraunhofer IIS/EAS in Dresden entwickelt hierfür Simulationen, mit denen Elektronikdesign-Teams zukünftig effizient potenzielle Zuverlässigkeitsprobleme von Halbleitern und Systemen bewerten können – und das bereits vor ihrer Fertigung.

Das Projekt iRel40 vereint die Expertise von 75 europäischen Wissenschafts- und Wirtschaftspartnern – allein 24 davon aus Deutschland. Sie alle wollen dazu beitragen, dass besonders große Zuverlässigkeit ein zentraler Bestandteil von Elektronik "Made in Europe" wird. Denn nur, wenn Nutzerinnen und Nutzer darauf vertrauen können, dass Komponenten und Systeme langlebig sind und zuverlässig funktionsfähig bleiben, werden neue Technologien, zum Beispiel für das autonome Fahren, regenerative Energieversorgungen oder stromsparende vernetzte Lösungen, am Markt erfolgreich.

Das Fraunhofer IIS erarbeitet an seinem Institutsteil Entwicklung Adaptiver Systeme EAS in Dresden innerhalb des Projektes praxistaugliche Ansätze, um die Zuverlässigkeit von integrierten Schaltungen und kompletten elektronischen Systemen anhand von Simulationen zu bewerten. Denn Entwicklerteams werden zukünftig noch stärker als heute vor der Aufgabe stehen, elektronische Bauteile und Komponenten zu entwerfen, die besonders robust und langlebig, aber nicht überdimensioniert sind. Können sie bereits in der Designphase die Zuverlässigkeit ihrer Entwürfe genau prognostizieren, kann dieser Faktor deutlich zielgerichteter berücksichtigt werden. "In heutiger Standard-Entwurfssoftware für integrierte Schaltungen sind zwar bereits Alterungssimulationen vorhanden, allerdings verursachen sie noch einen enormen zusätzlichen Aufwand in den ohnehin bereits kritischen Verifikationsschritten", erläutert Dr. André Lange, Projektleiter am Fraunhofer IIS/EAS.

Implementierung in Standardtools
Deshalb sollen eine neu entwickelte Methodik sowie Modelle entstehen – sowohl für elektronische Systeme im Allgemeinen als auch für integrierte Schaltungen im Speziellen. Dafür arbeiten die Wissenschaftlerinnen und Wissenschaftler zum einen an hybriden Ansätzen für Modelle zur Systemsimulation. Diese Modelle verbinden unter dem Schlagwort "Physics-of-Failure" Wissen zu den physikalischen Mechanismen mit Ansätzen, die auf statistischen Daten über Ausfälle im Einsatz beruhen. An virtuellen Systemen lassen sich damit die wesentlichen notwendigen Informationen generieren. Zum anderen wollen sie IC-Designer beim Sicherstellen ihrer Zuverlässigkeitsziele ganz konkret unterstützen. Ziel ist es, den bereits bestehenden Ablauf von Alterungssimulationen aufzugreifen und abzukürzen, um eine universell anwendbare Methodik zur Zuverlässigkeitsbewertung als Standardprozess im Elektronikentwurf zu integrieren. "Final sollen unsere Ergebnisse in die gängigen Designtools implementiert werden und für eine effiziente Bewertung potenzieller Zuverlässigkeitsprobleme zur Verfügung stehen. Und das in zahlreichen Halbleitertechnologien", so Lange weiter.

Über das Projekt iRel40
Unter Federführung der Infineon Technologies AG bündeln 75 Wissenschafts- und Wirtschaftspartner aus dreizehn europäischen Ländern ihre Kräfte im Projekt iRel40. Die Europäische Union fördert iRel40 im Rahmen des ECSEL-Programms (Electronic Components and Systems for European Leadership). Aus Deutschland kommt finanzielle Unterstützung vom Bundesministerium für Bildung und Forschung sowie von den Bundesländern Sachsen und Thüringen. Das Projekt wird noch bis April 2023 laufen. Weitere Informationen zum Projekt und den Projektpartnern sind unter www.irel40.eu zu finden.

Weiterführende Links

www.eas.iis.fraunhofer.de
Foto: Fraunhofer IIS/EAS, Oliver Killig