Die fortschrittlichen Prozessdesign-Kits (PDKs) aus der NanoIC-Pilotlinie spielen eine Schlüsselrolle bei der Förderung von Innovationen im Halbleiterbereich. Sie bieten Designern frühzeitigen Zugang zu realistischen Designregeln und Implementierungs-Workflows, lange bevor Hardware für eine neue Technologie verfügbar ist. Mit der Einführung der A14- und eDRAM-PDKs gibt NanoIC Designern erstmals einen frühen Einblick in zwei wichtige Technologiebereiche für zukünftige Computersysteme: Logikskalierung am A14-Angström-Knoten und eingebettete Speicherintegration.
Durch die freie Zugänglichkeit dieser PDKs möchte NanoIC die Designforschung im Frühstadium mit der Integration in der Praxis verbinden und Forschern und Start-ups dabei helfen, neue Knoten zu erforschen, Integrationsherausforderungen zu antizipieren und Designs anhand realistischer Skalierungskennzahlen zu bewerten. „PDKs wie A14 und eDRAM sind Katalysatoren für Lernen und Design”, erklärt Marie Garcia Bardon, Abteilungsleiterin bei imec und Arbeitspaketleiterin im NanoIC-Projekt. „Sie bieten eine robuste Umgebung für die praktische Bewertung und den quantitativen Vergleich verschiedener Technologieoptionen. Dieser Ansatz beschleunigt das Lernen, verringert die Risiken von Architektur- und Designinnovationen und hilft Designern, sich auf fortschrittliche Logikknoten und eingebettete Speichertechnologien vorzubereiten, lange bevor die Hardware verfügbar ist.“
„Indem wir diese PDKs allgemein zugänglich machen, senken wir die Barrieren für Universitäten, Industrie und Start-ups, sich mit Technologien der nächsten Generation zu beschäftigen“, fährt Giuseppe Fiorentino, Programmmanager für NanoIC, fort. „Der Zugang zu realistischen Regeln und Abläufen ermöglicht es den Teams, neue Forschungsrichtungen und bahnbrechende Konzepte zu erkunden, die direkt in die europäische Halbleiter-Wertschöpfungskette einfließen werden.“
A14 Pathfinding PDK: Verkleinerung auf den 14-Angström-Knoten
Als erstes der neu eingeführten PDKs bietet das A14 Pathfinding PDK eine virtuelle Designumgebung für die Erforschung der Skalierung auf den 14-Angström-Knoten, einem der nächsten großen Schritte in der Miniaturisierung von Bauelementen. Eine wichtige Innovation bei diesem Knoten ist die Einführung eines direkten Rückseitenkontakts als neuer Skalierungsbeschleuniger. Während das frühere N2 PDK die Stromversorgung über die Rückseite durch TSV-Middle (TSVM)-Strukturen unterstützte, entwickelt der A14-Knoten dieses Konzept weiter, indem es TSVM durch ein kompakteres direktes Rückseitenkontaktschema ersetzt. Durch die direkte Stromzufuhr von der Rückseite des Wafers zu den Gates und den Wegfall komplexer Metallverdrahtungen auf der Oberseite reduziert diese Architektur IR-Abfälle und bietet im Vergleich zu N2 bei gleicher Frequenz und Zelldichte eine Flächenersparnis von 18 % und eine Leistungsreduzierung von 7 %.
Imec ist das erste Unternehmen, das ein PDK für diesen Knoten veröffentlicht. Das Kit enthält eine umfassende 162-SDC-Bibliothek und wird von zwei großen EDA-Anbietern, Cadence und Synopsys, unterstützt.
eDRAM-Systemerkundungs-PDK: Ermöglichung der Erkundung eingebetteter Speicher
Ergänzend zu den durch das A14 PDK ermöglichten Arbeiten zur Logik-Pfadfindung führt die NanoIC-Pilotlinie auch ein erstes eDRAM-System-Exploration-PDK ein, ein wichtiger Schritt zur Bewältigung einer der größten Herausforderungen in fortschrittlichen Systemen: die Bereitstellung von dichtem On-Chip-Speicher mit geringer Latenz. Im Mittelpunkt dieser Bemühungen steht die Annäherung des Speichers an die Verarbeitungseinheiten, eine Schlüsselstrategie zur Reduzierung der Latenz und zur Verbesserung der Energieeffizienz in fortschrittlichen Rechnerarchitekturen.
Das aktuelle eDRAM PDK bietet eine virtuelle Plattform für die Erforschung eingebetteter Speicherlösungen, die die Lücke zwischen dichten, aber stromhungrigen Off-Chip-DRAMs und schnellen, aber flächenbegrenzten On-Chip-SRAMs schließen. Mit dem Schwerpunkt auf dem Verhalten auf Systemebene bei datenintensiven und KI-Workloads ermöglicht es Forschern, neue Speicherarchitekturen und Integrationsstrategien zu evaluieren, die Speicher mit höherer Dichte näher an Prozessoren und GPUs bringen, wodurch der Datenverkehr reduziert, die Energieeffizienz verbessert und die Gesamtleistung des Systems gesteigert wird.
In Zukunft wird sich das eDRAM PDK zu einer vollständigen Systemerkundungsplattform entwickeln. In dieser nächsten Phase können Designer über die virtuelle Validierung hinausgehen und vollständige Interaktionen auf Systemebene analysieren. Mit zunehmender Reife der Plattform umfassen die zukünftigen Entwicklungsschritte die Hardware-Validierung und schließlich Möglichkeiten für Tape-out und Prototyping auf der NanoIC-Pilotlinie.
Zugang und Schulungsmöglichkeiten
Beide PDKs sind zusammen mit dem zuvor eingeführten N2 PDK über Europractice erhältlich. Um die Einführung und praktische Erforschung zu fördern, wird NanoIC am 25. und 26. März 2026 einen speziellen Workshop zum N2- und A14-PDK und am 26. Mai 2026 einen Workshop zum eDRAM-PDK veranstalten. Diese Workshops bieten praktische Anleitungen, technische Einblicke und direkte Interaktion mit den Entwicklungsteams. Alle praktischen Details und die Anmeldung finden Sie auf der NanoIC-Website.
Diese Arbeit wurde teilweise durch die NanoIC-Pilotlinie ermöglicht. Der Erwerb und Betrieb werden gemeinsam vom Chips Joint Undertaking über die Programme „Digital Europe“ (101183266) und „Horizon Europe“ (101183277) der Europäischen Union sowie von den teilnehmenden Staaten Belgien (Flandern), Frankreich, Deutschland, Finnland, Irland und Rumänien finanziert.
– – – – –
Weiterführende Links
👉 www.imec-int.com
Foto: imec
